PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-129872

(43) Date of publication of application: 17.06.1986

(51)Int.Cl.

H01L 29/78 H01L 27/10

H01L 29/60

(21)Application number : 59-252511

(71)Applicant: FUJITSU LTD

(22) Date of filing:

29.11.1984


(72)Inventor: NAWATA TAKAHARU

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To contrive to improve the reliability by reducing damage due to plasma etching and preventing the increase in leakage current and the variation in threshold voltage, by a method wherein a region serving as the electrode of a polycrystalline semiconductor layer is removed halfway by plasma etching, and the remnant layer is thermally oxidized; then, the oxide layer and the insulation film thereunder are chemically decomposed away.

CONSTITUTION: An element-isolating oxide film 3 having a P+ channel stopper 2 at the bottom is formed on a P type Si substrate 1, and a gate oxide film 5 is formed on the interelement forming region 4. A polycrystalline Si layer 6 is formed over the whole



surface, and phosphorus is introduced. A resist pattern 7 of gate electrode form is shaped on the layer 6. After the pattern 7 is removed by etching away the layer 6 halfway by RIE, the remnant portion of the layer 6 is oxidized into an oxide Si layer 15. The substrate 1 surface is exposed by wet-etching the layer 15, and a gate electrode 106 is formed. An oxide film 16 is formed, and N+ type source and drain regions 9 are formed by As ion implantation. The film 16 is removed; an oxide Si film 10, a PSG insulation film 11, and windows 12 are provided; and wirings 13, 14 a re formed, thus constituting a MOS Tr.

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 129872

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)6月17日

H 01 L 29/78 27/10 29/60 8422-5F 6655-5F

審査請求 未請求 発明の数 1 (全7頁)

49発明の名称

半導体装置の製造方法

②特 願 昭59-252511

20出 願 昭59(1984)11月29日

砂発 明 者

名和田 隆治

川崎市中原区上小田中1015番地 富士通株式会社内

の出願人 富

富士通株式会社

川崎市中原区上小田中1015番地

邳代 理 人 弁理士 松岡 宏四郎

明細 🝍

1. 発明の名称

半導体装置の製造方法

2.特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法に係り、特に半

導体装置における絶縁ゲート、キャパシタ等の形成方法に関する。

半導体集積回路装置(IC)においては高集積化が重要な課題である。

そのため例えば絶縁ゲート型半導体IC即ちMOSICにおいては、これを構成するMOSトランジスタの長さ方向の寸法を縮小するためにショートチャネル化が進められている。

又幅方向の寸法を縮小するためにゲート酸化膜の厚さを 100 人以下に縮小して該トランジスタのコンダクタンスが高められ、且つこのようにゲート酸化膜厚を薄くすることによってショートチャネル化した際のパンチスルーが防止される。

一方高集積化されるMOSICにおいては、ゲート電極のパターンニングに際してリアクティブ・イオンエッチング法等のプラズマ・エッチング手段が用いられるが、上記のようにMOSトランジスタがショートチャネル化し且つゲート酸化膜厚が薄くなった際には、上記エッチングに際してのプラズマによってソースやドレィンとなる領域

の基板表面及びゲート電極下部のゲート酸化膜端 部がダメージを受け、リーク電流の増大、関値電 圧の変動等により該トランジスタの信頼性が損な われるという問題があり、これを防止する製造方 法の開発が要望されている。

(従来の技術)

従来高集積化されるMOSICを形成する際には、第3図向乃至向の工程断面図を参照して説明する下記の製造方法が用いられていた。

第 3 図 (a) 参照

即ち通常の選択イオン注入技術と選択酸化技術により例えばp型シリコン基板1上にp・型チャネル・ストッパ2を下部に有する素子間分離酸化膜3を形成した後、表出されたp型シリコン基板1面即ち素子形成領域4上に熱酸化法により所定厚さのゲート酸化膜5を形成する。

第3図的参照

次いで該基板上に化学気相成長 (CVD) 法により多結晶シリコン層 6を形成し、燐 (P) のイオン注入により該多結晶シリコン層 6 に導電性を

結晶シリコン・ゲート電極106 をマスクにして素子形成領域 4 に選択的に砒素 (As・) をイオン注入し、熱処理を行って n・型ソース領域 8 及びn・型ドレイン領域 9 を形成する。

なお上記熱処理は後工程で燐珪酸ガラス(PSG)絶縁膜のリフロー処理が行われる場合は、通常その際の熱処理で兼ねられる。

第3図(e)参照

次いで表出しているゲート酸化膜 5 をウエット・エッチング手段により除去した後、熱酸化によりソース・ドレイン領域 8 , 9 の表面及びゲート電極106 の表面に不純物プロック用の酸化膜10を形成し、該基板上にC V D 法により P S G 絶縁膜11を形成し、該 P S G 絶縁膜11を形成し、該 P S G 絶縁膜11にドライエッチ S G 絶縁膜11上にソース領域 8 , ドレイン領域 9 及び図示しないゲート電極等に対する配線13.14 等を形成する、一般に良く知られた方法が用いられていた。

(発明が解決しようとする問題点)

付与した後、該多結晶シリコン層 6 上にレジスト 膜を塗布形成し、通常のフォトプロセスにより該 レジスト膜をパターンニングして該多結晶シリコ ン層 6 上にゲート電極パターンに相当する形状を 有するレジスト・パターン 7 を形成する。

第3図(c)参照

次いで上記レジスト・パターンをマスクにしり アクティブ・イオンエッチング法等のプラズマ・ エッチング手段により該レジスト・パターンの外 に表出している多結晶シリコン層 6 を選択的にエ ッチング除去して、該ゲート酸化膜 5 上に多結晶 シリコン・ゲート電極106 を形成する。

なおこの際、基板面内にエッチング・レートの分布が存在するのでジャストエッチングは困難であり、基板面全域上に多数形成される総てのゲート電極を完全にパターンニングするため約 300 A 程度の厚さに相当するオーバエッチングがなされる。

第3図(d)参照

次いでレジスト・パターンフを除去した後、多

然し上記従来の方法でゲート酸化膜厚が 100 A 以下のショートチャネルMOSトランジスタを形成しようとすると、ゲート電極をパターンニおけるでは、アクティブ・イオンエッチングにおけるでは、アクティブ・イオンエッチングにおけるでは、アクティブをであるが、アクティブをである。 100 A 以下の違いが、アクティアの役目を完全に果たしまれない。

そのため場所によって該ゲート酸化膜がエッチング除去されソース及びドレインとなる基板面がプラズマによるダメージを強く受け、且つゲート電極下部のゲート酸化膜の端面もダメージを受けるので、該MOSトランジスタのリーク電流が増えたり、関値電圧が変化してその信頼性が低下するという問題を生ずる。

(問題点を解決するための手段)

(作用)

即ち本発明の方法においては多結晶シリコン・ ゲート電極のパターンニングに際して、プラズマ・エッチング手段により多結晶シリコン層を中途 までパターンニングし、残層を完全に無酸化した 後この酸化膜をウエット・エッチングにより除去

術及び選択酸化技術を用いて、例えば p 型シリコン基板 1 上に、 p ・型チャネル・ストッパ 2 を下部に有する素子間分離酸化膜 3 を形成し、

次いで表出されたp型シリコン基板1面即ち素子形成領域4上に熟酸化法により例えば50~100 A程度の厚さのゲート酸化膜5を形成し、

次いで該基板上に、CVD法により厚さ例えば 5000 A 程度の多結晶シリコン層 6 を形成し、

次いで従来同様ガス拡散或いはイオン注入法により、該多結晶シリコン層に燐 (P) を導入し導電性を付与する。

第1図(b)参照

次いで従来と同様、通常のフォトプロセスにより上記多結晶シリコン暦 6 上にゲート電極の形状に相当する形状を有するレジスト・パターン 7 を形成し、

次いで、例えばエッチング・ガスに C F 、ガス を用いるリアクティブ・イオンエッチング (R I E) 法により、該多結晶シリコン層 6 を上記レジ スト・パターン 7 をマスクにして中途まで選択的 することによって、該多結晶シリコン層を完全に パターンニングするものである。

そのためプラズマ・エッチングに際してのプラズマの衝撃は上記多結晶シリコンの残層によって吸収され、ソース領域及びドレイン領域が形成される基板面及びゲート酸化膜に生ずるダメージは大幅に減少するので、該ダメージによって生ずるリーク電流の増大や閾値電圧の変動は防止され、MOSトランジスタの信頼性向上が図れる。

(実施例)

以下本発明を、図示実施例により具体的に説明 する。

第1図(a)乃至(f)はMOSトランジスタを形成する際における一実施例の工程断面図で、

第2図(a)乃至(i)は1トランジスターキャパンタ型メモリセルを形成する際における一実施例の工程断面図である。

全図を通じ同一対象物は同一符号で示す。 第18(4)参照。 本発明の方法によりMOSトランジスタを形成 するには、従来の方法と同様に選択イオン注入技

にエッチング除去する。

なお該エッチングにおける多結晶シリコン層 6 の残層の厚さ (t) は 500~1000 A 程度に選ぶの が適当である。

第1図(c)参照

次いでレジスト・パターン 7 を除去した後、通常の熱酸化手段により上記多結晶シリコン暦 6 の 残暦を底面まで完全に酸化し酸化シリコン暦 15 と する。

なおこの際ゲート電極となる多結晶シリコン・パターン206の上面及び側面にも1000~2000 A程度の厚さの酸化シリコン層15が形成される。従ってこの分の目減りを考慮して上記多結晶シリコン層6は厚めに形成される。

第1図(d)参照

次いで上記酸化シリコン層15及びゲート電極となる多結晶シリコン・パターン206の外に表出しているゲート酸化膜5を弗酸系の液によるウエット・エッチング手段により除去して基板!面を表出せしめることによって、ゲート酸化膜を下部に

有する多結晶シリコン・ゲート電極106 を形成する。

第1図(e)参照

次いで熱酸化によりソース及びドレイン領域が 形成される基板 1 面に厚さ1000 A 程度のグメージ 緩和用の酸化シリコン膜16を形成し(この際ゲー ト電極上にも酸化シリコン膜16が形成される)、

次いで該基板面に多結晶シリコン・ゲート電極 106 をマスクにして選択的に砒素 (As・)をイ オン注入し、所定の熱処理を行ってn・型ソース 領域8及びn・型ドレイン領域9を形成する。

なお上記熱処理は後工程にPSG絶縁膜のリフロー工程が含まれるものについては、一般に該リフローに際しての熱処理で兼ねられる。

第1図(1)参照

次いで弗酸系の液により上記酸化シリコン膜16 をウォッシェアウトした後、以後従来同様熱酸化 により新たにソース、ドレイン領域 8、 9 上及び ゲート電極106 の表面に厚さ1000 A 程度の不純物 プロック用酸化シリコン膜10を形成し、該基板上

る。

第2図的参照

次いで上記レジスト・パターン19をマスクにし リアクティブ・イオンエッチング (RIE) 手段 により該レジスト・パターン19の外に表出する該 多結晶シリコン層18を 500~1000 A 程度の厚さ t まで選択的にエッチング除去する。

第2図(c)参照

次いでレジスト・パターン19を除去した後、熱酸化を行い上記多結晶シリコン層18の残層を底面迄完全に第1の酸化シリコン層20とする。この際キャパシタ電極となる多結晶シリコン・パターン218の上面及び側面にも1000~2000 A程度の厚さの第1の酸化シリコン層20が形成される。

第2図(d)参照

次いで弗酸系の液によるウェット・エッチング 手段により上記第 1 の酸化シリコン層 20 と多結晶 シリコン・パターン 218 から表出するキャパンタ 酸化膜 17 を除去し基板 1 面を表出せしめることに よって、キャパンタ酸化膜 17 を下部に有する多結 にPSG絶縁膜11を形成し、該PSG絶縁膜11にコンタクト窓12を形成し、該PSG絶縁膜11上に上記コンタクト窓12においてソース領域8,ドレイン領域9及び図示しないゲート電極等に接する配線13,14 等を形成する。

又ダイナミック型ランダムアクセス・メモリ(D-RAM)等に配設されるIトランジスタ・1 キャパシタ型メモリセルは、例えば以下に示す工 程により形成される。

第2図(a)参照

先ず前記実施例と同様にして例えば p型シリコン基板 1 面に p・型チャネル・ストッパ 2 を下部に有する素子間分離酸化膜 3 を形成し、表出する素子形成領域 4 面に厚さ例えば 100 A 程度のキャパシタ酸化膜17を形成し、

次いで該基板上に厚さ例えば4000 A 程度の一層 目の多結晶シリコン層18を形成し、該多結晶シリコン層18に前述した方法により導電性を付与した 後、該多結晶シリコン層18上にキャパンタ電極パ ターンに対応するレジスト・パターン19を形成す

晶シリコン・キャパシタ電極118 を形成する。

第2図(e)参照

次いで熱酸化により表出している p 型シリコン 基板 1 面に厚さ例えば50~100 A 程度のゲート酸化膜 5 を形成し(この際多結晶シリコン・キャパシク電極118 の表面にも前記ゲート酸化膜より厚い酸化シリコン膜105 が形成される)、

次いで該基板上に厚さ例えば5000 A 程度の二層 目の多結晶シリコン層21を形成し、更に該多結晶 シリコン層21に前述した方法により導電性を付与 する

第2図(f)参照

次いで該二層目の多結晶シリコン層 21上にケート電極パターンに対応するレジスト・パターン22を形成し、該レジスト・パターン22をマスクにしリアクティブ・イオンエッチング(R I E) 手段により該レジスト・パターン22の外に表出する該多結晶シリコン層 21を 500~1000 A 程度の厚さ tまで選択的にエッチング除去する。

第2図(8)参照

特開昭61-129872(5)

次いでレジスト・パターン22を除去した後、熱酸化を行い上記多結晶シリコン層21の残層を底面迄完全に第2の酸化シリコン層23とする。この際ゲート電極となる多結晶シリコン・パターン221の上面及び側面、及びキャパシク電極118の上部等にも1000~2000 A 程度の厚さの第2の酸化シリコン層23が形成される。

第2図(h)参照

次いで弗酸系の液によるウエット・エッチング 手段により第2の酸化シリコン層23及びその下部 のゲート酸化膜5及び酸化シリコン膜105を除去 しドレインを形成する基板1面を表出せしめるこ とによって、多結晶シリコン・ゲート電極106を 完成させる。

第2図(1)参照

次いで前記実施例同様な方法によりn・型ドレイン領域9を形成し、不純物プロック用酸化膜10を形成し、PSG絡緑膜11を形成し、コンタクト窓12を形成し該PSG絶縁膜11上に上記ドレイン領域9に接続する配線14を形成する。

(発明の効果)

以上説明のように本発明の方法によれば、トランスタ幅の縮小及びショート・チャネルのです。 チスルー防止の目的でゲート酸化膜が極めて薄の形成される高集積度のMOSICを形成する際のゲート電極のパターンニングに際して、基板及びゲート酸化膜の端部にダメージを発生させることがない。 してもキャパシタ酸化膜の端部やゲートが形成される領域にダメージが発生させることがない。

従って、基板面のグメージによって生ずる電流 リークは防止され、且つゲート酸化膜やキャパシ 夕酸化膜等のダメージに捕獲される電荷によって 生ずる閾値電圧やキャパシタ容量の変動等も防止 されるので、高集積化されるロジックやメモリ等 のMOSICの信頼性は向上する。

4. 図面の簡単な説明

第1図(a)乃至(f)はMOSトランジスタを形成する際における一実施例の工程断面図、

第2図(a)乃至(i)は1トランジスタ1キャパシタ

以上第1,第2の実施例に示したように、本発明の方法によれば、多結晶シリコンよりなるゲート電極やキャパシタ電極のパターンニングに際して、プラズマ・エッチングはパターンニングの中途までしか用いられず、ゲート酸化膜或いはキャパシタ酸化膜に接する部分の多結晶シリコン層下層部はこれを酸化した後ウエット・エッチング手段によって除去される。

従ってゲート酸化膜やキャパシタ酸化膜の厚さに関係なくプラズマ・エッチングが終了した時点で所要厚さの多結晶シリコン層が残留せしめられているので、ソース、ドレイン領域となる基板面がエッチングされたりダメージを受けることがなく、且つゲート酸化膜やキャパシタ酸化膜の端面もダメージを受けることがない。

またソース、ドレイン領域となる基板面、ゲート酸化膜やキャパシタ酸化膜の端面等に接する多結晶シリコン層の残層は酸化してウェット・エッチング手段により除去されるので、この際それらの部分にダメージを与えることはない。

型メモリセルを形成する際における一実施例の工 程断面図、

第3図(a)乃至(e)は従来の方法お示す工程断面図である、

図において、

- 1 は p 型シリコン基板、
- 2はp[・]型チャネル・ストッパ、
- 3 は素子間分離酸化膜、
- 4 は素子形成領域、
- 5はゲート酸化膜、
- 6 は多結晶シリコン層、
- 7 はレジスト・パターン、
- 8はn゚型ソース領域、
- 9はn゚型ドレイン領域、
- 10は不純物プロック用酸化膜、
- 11は燐珪酸ガラス絶縁膜、
- 12はコンタクト窓、
- 13.14 は配線、
- 15は酸化シリコン層、
- 106 は多結晶シリコン・ゲート電極、

第 1 図

